Журнал

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

6 января 2019 г.· 1 мин на чтение

Здравствуйте друзья. C вами проект https://fpga.camp. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня. В этом видео мы приступаем к разработке HDL кода и реализуем один из самых простых компонентов Arbiter PUF -...

Здравствуйте друзья. C вами проект https://fpga.camp. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня.

В этом видео мы приступаем к разработке HDL кода и реализуем один из самых простых компонентов Arbiter PUF - мультиплексор. 
Мы подробно проходим по каждому этапу проектирования: начиная от создания каталога и проекта в среде Xilinx Vivado и заканчивая анализом результатов синтеза.
Разработка ведется как на VHDL так и на Verilog, поэтому ни кто не останется в обиде. В целом всё очень схоже, в чём Вы сами сможете убедиться.

Если у Вас есть вопрос, идея или  вы хотите помочь в развитии проекта статьей, видео или поделиться опытом с начинающими FPGA разработчиками, то оставляйте свои предложения в комментариях под видео, на нашем сайте https://fpga.camp или присылайте их на наш почтовый ящик fpga-systems@yandex.ru.

Следите за выходом новых видео на канале в Telegram fpga.camp Events
https://t.me/Powered_by_KeisN13_events 

Обсуждайте в чате Telegram fpga.camp
https://t.me/Powered_by_KeisN13 

Видео


#FPGA_Systems #FPGA_tutorial #ПЛИС_уроки #ПЛИС_для_начинающих #Xilinx #Viv