digitalinvitro· 25 октября 2019 г.· #60
Помню когда я начал лет 10-12 назад осваивать HDL и в частности Verilog, мне это было делать достаточно просто - был опыт программирования в ЯВУ и опыт в схемотехнике. Некоторое время был соблазн пойти путем "схемного ввода", но он быстро пропал - когда оказалось что после непродолжительного изучения Verilog его языковые конструкции для меня стали представляться однозначно схемными. Но хочу подчеркнуть что видеть в HDL нужно именно схему! Много раз в горячке очередного интересного проекта плевал на то что не вижу как определенный модуль реализуется схемно - и это всегда потом порождало не рабочую или сбойную аппаратуру. И пока не удавалось увидеть как это ложится в схему, не удавалось и понять где ошибка. Это к тому что нужно отучать разработчика от мысли что он пишет код, он разрабатывает схему! А переход в С++, на мой взгляд, окончательно похоронит это чувство.
KeisN13· 25 октября 2019 г.· #61
Сложно не согласиться со всем, что вы написали. Полностью поддерживаю
