International FPGA community hub

В портал добавлен магазин с корзиной, карточками товаров и переходом в сторонние платёжные сервисы.

Портал получил разделы новостей, журнала, событий и каталог организаций на единой CMS-основе.

На портале появились полноценные профили компаний и сообществ с привязкой к новостям, событиям и статьям.

На главной и в отдельном разделе появились объявления для рынка труда, команд и лабораторного обмена.

Любопытная заметка появилась на сайте компании Silexica. John Inkeles рассматривает 5 пять проблем, с которыми приходится сталкиваться при использован…

На вебинаре от компании Achronix вы узнаете, как максимизировать производительность системы с помощью ПЛИС с интерфейсами PCIe Gen5. Вы поймете, почем…

Компания Lattice проводит онлайн-семинар, на котором они расскажут об особенностях их плис, в разрезе применения технологии FD-SOI для решения задач в…

Благодаря интеграции в Aldec Rivera-PRO утилиты Codasip’s Studio становится возможным верификация пользовательских инструкций процессора RISC-V.…

Всем привет. С 15-17 сентября состоится выставка Чип-Экспо 2020, на которой мы можем с Вами встретиться и поговорить за ПЛИСы и развитие проекта fpga.…

Компания Xilinx анонсировала выпуск RT Server – специализированного сервера для перекодирования видео в реальном времени на основе ускорителей видеооб…

Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение? Ответы вопросы вам поможет найти сама среда разра…

Единая программная платформа Vitis позволяет разработчикам легко использовать преимущества гетерогенных SoC Xilinx и ускорять свои приложения, не нужд…

Команда проекта marsohod.org сообщила о выходе новой очень маленькой FPGA платы M02mini на базе чипа Intel MAX10 10M02DCV36C8. Плата представляет собо…

Новая статья по высокоуровнему синтезу (HLS) на русском языке - доступна к прочтению

Компания Cadence открыла свои учебные курсы. Теперь для того чтобы обучаться по программам Cadence достаточно только иметь активированный Cadence Supp…

Интересное руководство попалось на портале medium.com Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с испол…