HDLBits - Тренируй навык Verilog

HDLBits - это набор небольших упражнений по проектированию схем  с использованием языка описания аппаратуры Verilog (HDL).   Каждая проблема требует от вас разработки небольшой схемы в Verilog. HDLBits . Ваша схема проверяется на правильность путем моделирования с помощью набора тестовых векторов и сравнения ее с нашим эталонным решением.

Подробнее ознакомиться с ресурсом HDLBits можно по ссылке.

PS: Не так давно мы начали делать наш FPGA-AWESOME-LIST, в который собираем полезные ресурсы по FPGA/HDL/RTL. Не забудьте написать про какой-нибудь полезный сайт/инструмент в комментариях или сразу сделайте пул реквест на гитхаб