Новость
Установка и работа с GHDL для верификации
12 января 2021 г.· FPGA-Systems archive· Заметка
В блоге Адама тейлора появилось небольшое руководство по началу работы с симулятором с открытым исходным кодом GHDL. Этот симулятор предназначен для верификации проектов, написанных на VHDL....
В блоге Адама тейлора появилось небольшое руководство по началу работы с симулятором с открытым исходным кодом GHDL. Этот симулятор предназначен для верификации проектов, написанных на VHDL.
В этой серии блогов Адам будет уделять внимание работе с фреймворками для верификации, созданных на базе VHDL, например такого как UVVM.
Ознакомиться с первой статьей серии вы можете по ссылке