Sign in

Audience

Advanced users.

Beginner summary

DDR controller чаще требует board/PHY-specific flow.

Engineering details

SDRAM, DDRx, LiteDRAM, vendor MIG/EMIF, timing constraints.

RAG chunking strategy

Chunks by memory type.

Common mistakes

  • - Считать generic DDR portable.
  • - Нет board constraints.

Review questions

  • - Какая память?
  • - Какой PHY?

Relevant primary sources

OpenCoresOpenCores имеет исторический каталог проектов с фильтрами по языку, стадии, лицензии, Wishbone и категориям; на страницах проектов встречаются дата создания/обновления, SVN, баги, статус разработки и Wishbone-compliance.OpenCores LicensingOpenCores подчёркивает, что лицензирование является отдельной частью распространения Free/Open Source gateware и ссылается на FSF, OSI, OSHWA, CERN OHL, TAPR и Free HDL license.OpenCores WishboneWishbone описан как переносимый интерфейс для reusable IP; OpenCores рекомендует его как интерфейс для IP-ядер, которым нужно связываться с другими ядрами внутри FPGA/ASIC.FuseSoC Package DirectoryFuseSoC Package Directory публикует машинно-читаемые core packages с .core и подписью/unsigned состоянием.FuseSoC CAPI2.core формат CAPI2 описывает VLNV name, description, license, filesets, targets, parameters, generators, provider и scripts.FOSSi / LibreCoresLibreCores закрыт, но его цель была помогать выбирать IP по тегам, поиску, частоте обновлений, числу contributors и документации.