Sign in
KB cores

Core knowledge base

Compact KB pages for /cores users: how to read cores, verify evidence, and assemble compositions.

Core catalogReview checklist

Объяснить, что такое HDL/IP/gateware core.

Новички и редакторы каталога.RAG-ready
KB article

License risks

Развести лицензии HDL/docs/tests/examples/artifacts.

Разработчики и юристы продукта.RAG-ready
KB article

Maturity levels

Описать M0-M8.

Все пользователи каталога.RAG-ready

Объяснить тесты HDL core.

Новички, reviewers.RAG-ready
KB article

Wishbone

Wishbone semantics and reuse.

SoC builders.RAG-ready
KB article

AXI family

AXI/AXI-Lite/AXI-Stream guide.

Интеграторы.RAG-ready

Пошаговая интеграция ядра.

Новички и профи.RAG-ready

Композиция нескольких ядер.

fpga.chat planner.RAG-ready

RISC-V softcore comparison.

Новички/SoC builders.RAG-ready
KB article

Audio cores

Audio core pipeline.

Audio/IoT users.RAG-ready

Primary KB sources

OpenCoresfpga.camp должен импортировать OpenCores как один источник, но нормализовать старые статусы, SVN-only проекты, лицензии и факты использования отдельно от качества.OpenCores Licensingfpga.camp не должен наследовать license label без проверки: HDL, docs, tests, examples, generated artifacts и patent notes хранятся раздельно.OpenCores WishboneWishbone должен быть отдельной сущностью BusProtocol, а не просто тегом.FuseSoC Package DirectoryFuseSoC надо использовать как packaging/integration signal, но не как единственный критерий качества.FuseSoC CAPI2Ингестор может парсить .core для языков, targets, параметров, зависимостей и reproducible commands.FOSSi / LibreCoresfpga.camp должен сохранить полезную идею evidence-heavy каталога, но не пытаться стать хостингом исходников.CHIPS Alliance projectsКаталог должен различать ядра, тулчейны, форматы, генераторы и verification infrastructure.CHIPS Alliance public scopeCHIPS/F4PGA/Verible/UHDM/SV-tests должны попадать в source map и toolchain evidence, но не все записи являются Core в узком смысле.OpenHW CORE-V verificationM7/M8 нельзя ставить по популярности: нужны доказательства регрессии, coverage, формальной проверки, silicon/tape-out или промышленного применения.CORE-V Verification Strategytoolchain constraints и commercial EDA requirements должны быть отдельным блоком, а не скрытым недостатком.LiteXНужно отличать core, generator, wrapper, SoC-builder и board target.AccelFury af-pdm-rxaf-pdm-rx должен индексироваться как обычный source-backed candidate с честными границами: PDM RX, не полноценный аудиофильтр; commercial/closed-source use требует отдельной лицензии и не должен маркироваться как license-safe по умолчанию.AccelFury GitHub organizationSeed catalog должен включать organization page как namespace/source и оба публичных репозитория; будущие AccelFury cores должны добавляться ingestion run, а не вручную предполагаться.AccelFury core-templateЭто хороший внутренний reference для будущего fpga.camp core manifest.