14 апреля 2021 г.· FPGA-Systems archive· Заметка
HDLBits - Тренируй навык VerilogHDLBits - это набор небольших упражнений по проектированию схем с использованием языка описания аппаратуры Verilog (HDL). ...
Новости
Заметки
Короткие заметки, релизы и дайджесты по FPGA-инфраструктуре.
13 апреля 2021 г.· FPGA-Systems archive· Заметка
Захват огромного потока данных в FPGAЕсли вы используете ПЛИС Xilinx Ultrascale (+) в своих проектах, то вы наверняка знаете насколько такие проекты могут быть сложными, требующими больши…
12 апреля 2021 г.· FPGA-Systems archive· Заметка
Реконфигурируемость по ПринстонскиНа просторах интернета чего только не встретишь. Как Вам идея делать свои собственные FPGA? Вот и ребята из проекта Princeton Reconfigurable Gate Arra…
7 апреля 2021 г.· FPGA-Systems archive· Заметка
Intel Agilex вышли в сериюНа недавнем вебкасте компания Intel представила процессоры Xeon Scalable 3-го поколения с кодовым именем Ice Lake-SP. Подразделение Programmable Solut…
6 апреля 2021 г.· FPGA-Systems archive· Заметка
Xilinx Alveo U250 доступна в Microsoft AzureMicrosoft Azure использует ускорители центров обработки данных Alveo™ U250 для обеспечения бесперебойной миграции приложений между локальными и облачн…
6 апреля 2021 г.· FPGA-Systems archive· Заметка
oneAPI Саммит 2021Присоединяйтесь к первому саммиту разработчиков oneAPI 2021 года в IWOCL, посвященном oneAPI и Data Parallel C++, предназначенных для разработки ускор…
30 марта 2021 г.· FPGA-Systems archive· Заметка
Ускорение процесса проектирования печатных плат с использованием ПЛИСМощность, гибкость и непосредственная доступность ПЛИС привела к тому, что они получили широкое распространение при разработке проектов печатных плат.…
24 марта 2021 г.· FPGA-Systems archive· Заметка
Xilinx Versal ACAP на русскомХочу напомнить, что 25-марта-2021 стартует 2-дневный онлайн семинар на русском по Xilinx Versal ACAP. Часть лекций читают участники нашего чата: Дмитр…
23 марта 2021 г.· FPGA-Systems archive· Заметка
Разработчикам FPGA для бортовых систем: Aldec добавляет 60+ новых правил проверки RTL-кодаКомпания Aldec, Inc., один из лидеров в разработке ПО для моделировании VHDL/Verilog и аппаратной верификации проектов FPGA и ASIC, добавила более 60…
23 марта 2021 г.· FPGA-Systems archive· Заметка
Увеличение продуктивности верификации RTL кода в Matlab и SimulinkПроверка RTL кода остается серьезной проблемой в FPGA и ASIC проектах. На этом вебинаре мы увидим, как инженеры с различными навыками могут использова…